

Guia docent

230921 - SDC - Sistemes Digitals Configurables

Última modificació: 25/05/2023

Unitat responsable: Escola Tècnica Superior d'Enginyeria de Telecomunicació de Barcelona

Unitat que imparteix: 710 - EEL - Departament d'Enginyeria Electrònica.

Titulació: GRAU EN ENGINYERIA ELECTRÒNICA DE TELECOMUNICACIÓ (Pla 2018). (Assignatura obligatòria).

Curs: 2023

Crèdits ECTS: 6.0

Idiomes: Català

PROFESSORAT

Professorat responsable: Consultar aquí / See here:
<https://telecos.upc.edu/ca/estudis/curs-actual/professorat-responsables-coordinadors/responsables-assignatura>

Altres: Consultar aquí / See here:
<https://telecos.upc.edu/ca/estudis/curs-actual/professorat-responsables-coordinadors/professorat-assignat-idioma>

CAPACITATS PRÈVIES

Coneixements bàsics sobre la tecnologia CMOS.

Coneixements bàsics de disseny digital, components combinacionals i seqüencials.

Coneixements bàsics d'arquitectura de microprocessadors.

COMPETÈNCIES DE LA TITULACIÓ A LES QUALS CONTRIBUEIX L'ASSIGNATURA

Específiques:

CE15. Coneixement i aplicació dels fonamentals llenguatges de descripció de dispositius de hardware. (Mòdul comú a la branca de telecomunicació).

CE24. Capacitat per aplicar l'electrònica com tecnologia de suport a altres camps i activitats, i no només en l'àmbit de les tecnologies de la informació i comunicació. (Mòdul de tecnologia específica- Sistemes electrònics).

CE27. Capacitat per a dissenyar dispositius d'interfície, captura de dades i emmagatzament, i terminals per serveis i sistemes de telecomunicació. (Mòdul de tecnologia específica- Sistemes electrònics).

Transversals:

CT4. TREBALL EN EQUIP: ser capaç de treballar com a membre d'un equip interdisciplinari, ja sigui com un membre més o realitzant tasques de direcció, amb la finalitat de contribuir a desenvolupar projectes amb pragmatisme i sentit de la responsabilitat, assumint compromisos tenint en compte els recursos disponibles.

Bàsiques:

CB4. Que els estudiants puguin transmetre informació, idees, problemes i solucions a un públic tant especialitzat com no especialitzat.

METODOLOGIES DOCENTS

Classes de teoria: presentacions en cada tema específic més anàlisi col·lectiu de casos de disseny digital electrònic.

Classes de problemes: Estudi i desenvolupament de problemes de disseny digital relacionats amb la teoria exposada.

Classes de laboratori: Disseny, anàlisi i desenvolupament de circuits digitals relacionats amb la teoria exposada i amb aplicacions reals. Aquestes activitats de laboratori s'implementaran en plaques de prototipatge i desenvolupament que inclouen dispositius programables.

Proves de resposta curta (controls) i de resposta llarga (examen final)

Treballs individuals i en grup (no presencials)



OBJECTIUS D'APRENTATGE DE L'ASSIGNATURA

Dissenyar i implementar amb dispositius de lògica programable circuits síncrons de mitjana i alta complexitat per a aplicacions preferentment de comunicacions i de processament de senyal en temps real.

El prototipatge ràpid serà l'eix de l'assignatura. Implementar eficientment els dissenys requereix una bona formació en el llenguatge de descripció de hardware VHDL, en el coneixement i ús d'eines de disseny, de les arquitectures de les FPGAs i dels components que les integren, així com de nocions de disseny digital avançat.

També serà important l'estudi i caracterització de les prestacions, especialment el comportament temporal dels dissenys. Conèixer les limitacions físiques dels dispositius és prioritari per calcular els paràmetres fonamentals dels circuits: freqüència màxima de funcionament, dissipació de potència, àrea ocupada i cost.

L'assimilació i la consolidació dels coneixements es farà implementant els dissenys al laboratori amb eines de disseny i dispositius comercials.

Lista d'objectius concrets de l'assignatura:

- * Utilitzar metodologies i eines de disseny de sistemes digitals seqüencials complexos.
- * Analitzar algunes de les problemàtiques de més incidència en el disseny digital.
- * Conèixer i avaluar les alternatives d'implementació de sistemes digitals, en particular els dispositius lògics programables.
- * Conèixer i utilitzar llenguatges de descripció de maquinari, en particular VHDL.

HORES TOTALES DE DEDICACIÓ DE L'ESTUDIANTAT

Tipus	Hores	Percentatge
Hores grup petit	26,0	17.33
Hores aprenentatge autònom	85,0	56.67
Hores grup gran	39,0	26.00

Dedicació total: 150 h

CONTINGUTS

Disseny de sistemes electrònics digitals

Descripció:

- 1.1. Estratègies de disseny.
- 1.2. Dispositius lògics programables: CPLDs, FPGAs.
- 1.3. Eines de prototipatge ràpid.
 - 1.3.1. Llenguatges de descripció de hardware, tipus i nivells de descripció.
 - 1.3.2. Síntesi.
 - 1.3.3. Simulació. Restriccions temporals i verificació de prestacions.
 - 1.3.4. Pautes de test per a fabricació.

Dedicació: 37h

Grup gran/Teoria: 9h 45m

Grup petit/Laboratori: 6h 30m

Aprenentatge autònom: 20h 45m



Síntesi amb VHDL

Descripció:

- 2.1. Recordatori de les principals característiques.
- 2.2. Biblioteques.
- 2.3. Funcions i procediments.
- 2.4. Inferència de blocs específics
 - 2.4.1. Generació i distribució de senyals de rellotge.
 - 2.4.2. Blocs aritmètics.
 - 2.4.3. Blocs de memòria. Implementació de piles

Dedicació: 37h

Grup gran/Teoria: 9h 45m

Grup petit/Laboratori: 6h 30m

Aprenentatge autònom: 20h 45m

Tècniques de disseny

Descripció:

- 3.1. Màquines d'estats concurrents.
- 3.2. Màquines algorísmiques.
 - 3.2.1. Subsistema de dades. Pipelining.
 - 3.2.2. Subsistema de control.
 - 3.2.3. Sistemes microprogramats.
- 3.3. Mètodes de reducció del consum.
- 3.4. Estructures i estàndards de test.
- 3.5. IP cores

Dedicació: 38h

Grup gran/Teoria: 9h 45m

Grup petit/Laboratori: 6h 30m

Aprenentatge autònom: 21h 45m

Problemàtiques de disseny

Descripció:

- 4.1. Temporització de circuits digitals
 - 4.1.1. Anàlisi temporal
 - 4.1.2. Metastabilitat.
 - 4.1.3. Espuris.
 - 4.1.4. Síncron versus asíncron
- 4.2. Síntesi de freqüència
- 4.3. Interface amb memòries i perifèrics.
- 4.4. Test

Dedicació: 38h

Grup gran/Teoria: 9h 45m

Grup petit/Laboratori: 6h 30m

Aprenentatge autònom: 21h 45m



SISTEMA DE QUALIFICACIÓ

Avaluació continuada de teoria: controls, exercicis i/o treballs a realitzar durant el curs (CT)

Examen final teoria (EFT)

Nota final de teoria (NFT): màxim (EFT, 0.5EFT+0.5CT)

Avaluació continuada de laboratori (CL): seguiment d'activitat

Examen final de laboratori (EFL)

Nota final de laboratori (NFL): $0.75CL + 0.25 EFL$

Nota final assignatura = $0.5NFT + 0.5 NFL$

La reavaluació consisteix en fer de nou els exàmens finals de teoria (nota EFTR) i de laboratori (nota EFLR).

Nota reavaluació de laboratori (NRL): $0.75CL + 0.25 EFLR$

Nota final reavaluació = $0.5 EFTR + 0.5 NRL$

NORMES PER A LA REALITZACIÓ DE LES PROVES.

Examen final i controls: individuals

Treballs individuals: individuals

Laboratori: grups de màxim dos estudiants

En els exàmens no es permet l'ús de dispositius amb connexió inalàmbrica (mòbils, portàtils, tablets, etc.), ni de calculadores programables. A més, cal portar algun document identificatiu (DNI, passaport, etc.)

BIBLIOGRAFIA

Bàsica:

- Gajski, D.D. Principles of digital design. Upper Saddle River, N.J.: Prentice Hall, 1997. ISBN 0132423979.
- Brown, S.; Vranesic, Z. Fundamentals of digital logic with VHDL design. 3rd ed. Boston: McGraw-Hill, 2009. ISBN 9780077221430.
- Ashenden, P.J. The designer's guide to VHDL [en línia]. 3rd ed. Burlington: Morgan Kaufmann, 2008 [Consulta: 15/07/2019]. Disponible a: <https://www.sciencedirect.com/science/book/9780120887859>. ISBN 9780120887859.
- Skahill, K.; Legenhausen, J. VHDL for programmable logic. Reading: Addison-Wesley, 1996. ISBN 0201895730.