Nou pas endavant per a la fabricació del primer processador d’altes prestacions europeu

+
Descarregar

'DVINO' és la segona generació de ‘Lagarto’, el primer processador de codi obert a Espanya, desenvolupat al 2019 (a la foto)

Investigadors de la UPC i el BSC-CNS han desenvolupat ‘DVINO’, un xip dissenyat íntegrament a Barcelona i que representa un pas més per a la sobirania tecnològica europea. Servirà per fabricar un processador d'alt rendiment amb aplicacions en el camp de la seguretat, la genòmica i la navegació autònoma.

14/10/2021

El Barcelona Supercomputing Center – Centre Nacional de Supercomputació (BSC-CNS)  va assumir al 2017 l’encàrrec de la Comissió Europea de liderar la fabricació dels futurs processadors europeus en el marc de la iniciativa EPI (per les sigles en anglès d’European Processor Initiative), una aposta estratègica per deixar de dependre tecnològicament de les potències estrangeres i d’evitar, així, els possibles riscos d’espionatge industrial o les bretxes de seguretat.

En aquest context, l'any 2019 es va desenvolupar el primer processador de codi obert a Espanya, anomenat ‘Lagarto’, una recerca coordinada per Miquel Moretó, de l’associació en tecnologies emergents DRAC, investigador del grup High Performance Domain-Specific Architectures del BSC i investigador Ramón y Cajal de la Universitat Politècnica de Catalunya · BarcelonaTech (UPC). En el desenvolupament van participar una trentena d'investigadors del Centro de Investigación en Computación del Instituto Politécnico Nacional de Mèxic, del Centro Nacional de Microelectrónica del Consejo Superior de Investigaciones Científicas (CSIC) i dels departaments d’Arquitectura de Computadors i d’Enginyeria Electrònica de la UPC.

Ara, el mateix grup de recerca ha iniciat la fabricació de la segona generació d’aquest processador, el ‘DVINO’. Entre altres millores, el nou xip incorpora un accelerador vectorial per còmput científic i un rellotge de 600MHz que multiplica per tres la velocitat del processador. A més, millora la connectivitat amb memòria i altres perifèrics.

La finalitat d’aquests xips és la fabricació d’un processador de propòsit general d'alt rendiment que incorporarà diferents acceleradors basats en la tecnologia RISC-V de codi obert, amb aplicacions específiques en el camp de la seguretat, la genòmica i la navegació autònoma.

El projecte DRAC ha estat cofinançat en un 50 % amb dos milions d'euros pel Fons Europeu de Desenvolupament Regional de la Unió Europea, en el marc de el Programa Operatiu FEDER de Catalunya 2014-2020, amb el suport de la Generalitat de Catalunya.